示波器采集板的核心任务是：将模拟信号数字化，然后通过不同的数据路径（触发路径与存储/显示路径），最终将波形数据传输到处理板进行显示和分析。

整体数据流如下：

1
2
3
4
5

ADC采集 → 数字增益 → 低通滤波 → ┬─ 路径1（触发路径）：4倍抽 → 触发比较器 ─┐
                                  │                                        │
                                  └─ 路径2（主数据路径）：前置抽取 → ... → ─┤
                                                                           │
                                                        多路选择器 → GT → 处理板

二、架构框图（Mermaid 流程图）

flowchart TB    subgraph 模拟前端        ADC["🔵 ADC采集
模数转换器"]    end    subgraph 数字预处理        DG["🟢 数字增益
Digital Gain"]        LPF["🟢 低通滤波
Low Pass Filter"]    end    subgraph 路径1: 触发通道        DEC4["🟡 4倍抽
4× Decimation"]        TRIG["🟡 触发比较器
Trigger Comparator"]    end    subgraph 路径2: 主数据通道        PRE["🟠 前置抽取模块
Pre-Decimation"]        SCAN["🔴 Scan
扫描模式"]        RAM["🔴 RAM
缓存存储"]        DDR["🔴 DDR
大容量存储"]        DEMUX["🟣 多路分配器
Demux/Distributor"]        P2S["🟣 并转串模块
Serializer"]        DSP_BLOCK["🟣 DSP
数字信号处理"]        DBI_BLOCK["🟣 DBI
显示总线接口"]    end    subgraph 输出        MUX["🔶 多路选择器
MUX"]        GT_BLOCK["🔶 GT 高速收发器
Gigabit Transceiver"]        BOARD["📊 处理板
Processing Board"]    end    ADC --> DG --> LPF    LPF --> DEC4 --> TRIG --> MUX    LPF --> PRE --> SCAN & RAM & DDR    SCAN & RAM & DDR --> DEMUX --> P2S --> DSP_BLOCK --> DBI_BLOCK --> MUX    MUX --> GT_BLOCK --> BOARD    style ADC fill:#4A90D9,stroke:#2E5A88,color:#fff    style DG fill:#5CB85C,stroke:#3D7A3D,color:#fff    style LPF fill:#5CB85C,stroke:#3D7A3D,color:#fff    style DEC4 fill:#F0AD4E,stroke:#B87A30,color:#fff    style TRIG fill:#F0AD4E,stroke:#B87A30,color:#fff    style PRE fill:#E67E22,stroke:#A85A18,color:#fff    style SCAN fill:#D9534F,stroke:#A33A37,color:#fff    style RAM fill:#D9534F,stroke:#A33A37,color:#fff    style DDR fill:#D9534F,stroke:#A33A37,color:#fff    style DEMUX fill:#8E44AD,stroke:#6A2E82,color:#fff    style P2S fill:#8E44AD,stroke:#6A2E82,color:#fff    style DSP_BLOCK fill:#8E44AD,stroke:#6A2E82,color:#fff    style DBI_BLOCK fill:#8E44AD,stroke:#6A2E82,color:#fff    style MUX fill:#E6B800,stroke:#B39200,color:#333    style GT_BLOCK fill:#E6B800,stroke:#B39200,color:#333    style BOARD fill:#2C3E50,stroke:#1A252F,color:#fff

三、各模块功能详解

1. ADC 采集（模数转换器）

ADC 是整个采集链路的起点。采样率决定示波器的实时带宽（根据奈奎斯特定理，采样率至少为信号最高频率的 2 倍，实际工程中通常需要 5~10 倍）。分辨率则直接影响垂直精度。

2. 数字增益（Digital Gain）

在示波器中，用户切换垂直档位（如从 1V/div 切换到 100mV/div）时，模拟前端会先做粗调，数字增益再做精细调整，确保波形在屏幕上显示合适的幅度。

3. 低通滤波（Low Pass Filter）

这一步通常在数字域完成后，滤除了带外噪声，为后续的抽取（Decimation）和触发检测提供干净的数据。

🚩 分岔点对照表

路径 1：触发通道

4. 4 倍抽（4× Decimation）

触发检测不需要全分辨率数据。通过 4 倍抽取，数据率大幅下降，后续比较器可以在较低频率下可靠工作，同时功耗和资源占用也更低。

5. 触发比较器（Trigger Comparator）

这是示波器最核心的功能模块之一。比较器不停地监控信号是否越过设定的触发电平，一旦满足触发条件（边沿类型、电平值），就产生触发信号，用于锁定波形显示的时间基准。

路径 2：主数据通道

6. 前置抽取模块（Pre-Decimation）

例如：采样率 5GSa/s，屏幕水平 1000 点，时基 1μs/div（10μs 全屏），需要 50,000 个点。如果不抽取，10μs 内会有 50,000 个点正好匹配；但如果时基是 1ms/div（10ms 全屏），会有 50,000,000 个点，就需要大量抽取才能在屏幕上显示。

前置抽取下面的三条子路径：

三者的分工：

• Scan 模式：时基较慢时（如 >100ms/div），数据实时滚动显示，不需要大容量存储。
• RAM：正常模式下快速触发捕获，RAM 作为环形缓冲区，一旦触发事件发生，冻结 RAM 内容供读出。
• DDR：需要深存储（如 100Mpts）时，内部 RAM 装不下，需要外部 DDR 内存来存储超长波形记录。

7. 多路分配器（Demux / Distributor）

注意：这里叫”多路分配器”但实际上是起到了选择器的作用（从多路中选一路）。它是一个 3 选 1 的开关，决定最终哪条路径的数据进入后续处理。

8. 并转串模块（Serializer / Parallel-to-Serial）

例如：内部 64bit 并行 @ 250MHz = 16Gbps，转换成 1bit 串行 @ 16Gbps 通过 GT 发送。

9. DSP（数字信号处理）

常见 DSP 处理包括：

• 插值：当抽取后点数不足时，通过插值平滑波形
• 峰值检测：确保抽取时不丢失窄脉冲信息
• 平均：多次采集求平均，抑制随机噪声
• FFT：频域分析

10. DBI（Display Bus Interface / 显示总线接口）

DBI 负责将 FPGA 内部处理好的裸数据封装成协议帧，处理板收到后可以直接解析并驱动屏幕显示。

输出与传输

11. 多路选择器（MUX）

两条路径在此交汇：正常情况下主数据通道输出完整的波形数据包，触发路径只在特定场景（如触发位置标记、快速触发预览）下才会被选通。

12. GT（Gigabit Transceiver / 高速串行收发器）

GT 是数据从采集板到处理板的高速桥梁。由于示波器采集板的瞬时数据率极高（例如 5GSa/s × 10bit = 50Gbps），必须使用多通道 GT 才能将数据实时传输出去。

13. 处理板（Processing Board）

处理板通常是嵌入式 ARM/x86 平台 + Linux，运行示波器应用软件，负责将收到的波形数据在屏幕上绘制出来，并响应用户的旋钮/按键/触摸操作。

四、数据流速览总结

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35

┌─────────────────────────────────────────────────────────┐
│                    采集板 (Acquisition Board)             │
│                                                         │
│  模拟信号 ──► [ADC] ──► [数字增益] ──► [低通滤波]          │
│                                          │              │
│                    ┌─────────────────────┤              │
│                    ▼                     ▼              │
│              [4倍抽取]             [前置抽取]             │
│                    │                /  |  \              │
│                    ▼             scan ram ddr            │
│              [触发比较器]            \  |  /              │
│                    │              [多路分配器]            │
│                    │                  │                  │
│                    │            [并转串模块]              │
│                    │                  │                  │
│                    │              [DSP]                  │
│                    │                  │                  │
│                    │              [DBI]                  │
│                    │                  │                  │
│                    └──────┬───────────┘                  │
│                           ▼                              │
│                     [多路选择器]                          │
│                           │                              │
│                           ▼                              │
│                     [GT 高速收发]                         │
│                           │                              │
└───────────────────────────┼──────────────────────────────┘
                            │ 光纤 / 高速差分
                            ▼
┌─────────────────────────────────────────────────────────┐
│                    处理板 (Processing Board)              │
│                                                         │
│              [GT 接收] ──► [波形渲染] ──► [屏幕显示]       │
│                                                         │
└─────────────────────────────────────────────────────────┘

五、关键设计要点

1. 双路径架构的价值：触发路径和主数据路径分离，确保触发检测的低延迟与数据存储的高带宽互不干扰。
2. 多级抽取：不同的时基档位需要不同的抽取比，前置抽取 + 4 倍抽的级联设计实现了灵活的抽样策略。
3. 三种存储模式：Scan（实时滚动）、RAM（快速触发捕获）、DDR（深存储），覆盖了从实时浏览到深度分析的各类应用场景。
4. GT 高速传输：采集板到处理板之间的带宽瓶颈通过 GT 解决，多 lane 绑定可达到 >100Gbps 的总带宽。